|
摘要：提出一種基于FPGA技術(shù)的時(shí)柵傳感器信息處理系統(tǒng)解決方案，該系統(tǒng)通過在單片F(xiàn)PGA上基于NmsⅡ軟核實(shí)現(xiàn)整個(gè)系統(tǒng)的構(gòu)建。經(jīng)過對(duì)時(shí)柵傳感囂樣機(jī)的測試，完成了利用高頻脈沖插補(bǔ)感應(yīng)信號(hào)和參考信號(hào)之間相位檢測，實(shí)現(xiàn)了高精度、高分辨力測量角位移量。 時(shí)柵位移傳感器是基于時(shí)空轉(zhuǎn)換思想研制的一種測量位新型傳感器”’，是面向制造業(yè)和國防工業(yè)的精密加工、精試等“高、精、尖”重大裝備和重要關(guān)鍵技術(shù)。時(shí)柵傳感器傳統(tǒng)光柵等柵式傳感器的刻線工藝，利用高頻脈沖插補(bǔ)的實(shí)現(xiàn)高分辨率和高精度位移測量。而檢測時(shí)柵信息的傳件電路設(shè)計(jì)方法開發(fā)周期長、難調(diào)試，加大了開發(fā)成本，限精度的提高。 為達(dá)到高精度、高分辨力測量位移效果，研究了基于SOPC：■信號(hào)處理系統(tǒng)。SOP(：技術(shù)主要是指面向單片系統(tǒng)專用咆路設(shè)計(jì)的計(jì)算機(jī)技術(shù)，設(shè)計(jì)全程包括電路系統(tǒng)描述、硬升、仿真測試、綜合、調(diào)試、系統(tǒng)軟件設(shè)計(jì)，至整個(gè)系統(tǒng)的完I由計(jì)算機(jī)進(jìn)行“J。SOPC的設(shè)計(jì)是以IP(Intelleetual proper-n)為基礎(chǔ)，以硬件描述語言為主要設(shè)計(jì)手段，借助于以計(jì)-為平臺(tái)的EDA工具進(jìn)行的。 1時(shí)柵移傳感器 時(shí)柵利用特定的精密正交激勵(lì)電源，在轉(zhuǎn)子的正弦繞組和余弦繞組分別施加頻率相同、幅值相同、相位互差90。的交流勵(lì)上、下兩層駐波磁場。這兩個(gè)駐波磁場分別在定子繞組感應(yīng)出駐波電勢并合成為時(shí)間電勢行波”0。將這個(gè)電信號(hào)與激勵(lì)電源的參考電信號(hào)同時(shí)輸入時(shí)柵信號(hào)處理電路進(jìn)行處理，得到反映轉(zhuǎn)子角位移的時(shí)間差。將時(shí)問差與時(shí)空轉(zhuǎn)換因子相乘得到轉(zhuǎn)子轉(zhuǎn)動(dòng)的角位移，轉(zhuǎn)換成相應(yīng)的數(shù)據(jù)格式，并經(jīng)顯示電路顯 示。 2時(shí)柵位移傳感器信號(hào)的預(yù)處理 信號(hào)預(yù)處理模塊主要包括前置放大電路、濾波電路和波形轉(zhuǎn)換電路。前置放大電路將感應(yīng)電信號(hào)放大，避免信號(hào)在傳輸過程中受到干擾。濾波電路濾除干擾信號(hào)，使信號(hào)純凈。波形轉(zhuǎn)換電路將正弦信號(hào)轉(zhuǎn)換成便于時(shí)間測量的方波。 2．1前置放大電路 時(shí)柵傳感器的定子繞組感應(yīng)的電信號(hào)一般在幾十mV，而溫度的變化造成元器件參數(shù)發(fā)生變化，包括電源的波動(dòng)、電阻、電容、電感等阻抗的變化等，這些都將造成電壓、電流的漂移。因此采用AD707組成高穩(wěn)定度、高精度儀表放大器對(duì)感應(yīng)信號(hào)放大。 2．2濾波電路 根據(jù)試驗(yàn)可知，信號(hào)放大后仍存在高頻干擾成分，因此采用低通濾波器濾除信號(hào)中的高頻成分。感應(yīng)信號(hào)的頻率與激勵(lì)源的信號(hào)頻率相同．濾波器的截l止頻率由相應(yīng)電容電阻設(shè)置。 2．3信號(hào)變換電路 時(shí)柵通過檢測2路信號(hào)正向過零點(diǎn)時(shí)問差來實(shí)現(xiàn)對(duì)空間角位移的測量，為實(shí)現(xiàn)高頻脈沖插補(bǔ)便于計(jì)數(shù)以提高測量精度和分辨率”’。需將經(jīng)過非線性放大得到的梯形波輸入過零檢測器ZCD(zem Chasing Detector)整形成方波，再經(jīng)光電隔離后送人數(shù)字電路處理。 3基于SOPC的信號(hào)鑒相系統(tǒng)的設(shè)計(jì) FPGA芯片選用Cy(：lone系列器件。其中CPlJ選用NiosⅡ軟核處理器開發(fā)，硬件平臺(tái)關(guān)鍵模塊采用EDA軟件Ou叫usIIV9．O完成設(shè)計(jì)，采用VHDL和原理圖輸入相結(jié)合的方法進(jìn)行設(shè)計(jì)，后通過USB Blaster下載電纜對(duì)FPGA進(jìn)行在線編程。 3．1 NiosⅡ嵌入式Avalon總線 NiosⅡ軟核處理器具有可定制特性、系統(tǒng)性能可配置性和延長產(chǎn)品生存周期等特性。其中Avalon總線可多路數(shù)據(jù)同時(shí)處理，實(shí)現(xiàn)無與倫比的系統(tǒng)吞吐量，很大程度提高了系統(tǒng)性能”’。Avalon總線是一種用于連接NIOS處理器與片內(nèi)、片外外設(shè)的總線結(jié)構(gòu)，Avalon總線本身是一個(gè)數(shù)字邏輯系統(tǒng)，在實(shí)現(xiàn)“信號(hào)線匯接”這一傳統(tǒng)總線功能的同時(shí)，增加了許多內(nèi)部功能模塊，如：從端仲裁模式、多主端工作方式、延時(shí)數(shù)據(jù)傳輸?shù)取?/p> Avalon總線架構(gòu)采用交換式架構(gòu)，各個(gè)主機(jī)均有獨(dú)立的總線，總線主機(jī)只需搶占共享從機(jī)，而不是搶占總線，某一時(shí)刻可以多個(gè)主機(jī)與多個(gè)從機(jī)交換數(shù)據(jù)。Avalon總線在SOPC Builder中添加外設(shè)后會(huì)自動(dòng)生成，并且會(huì)隨著外設(shè)的添加和刪減而自動(dòng)調(diào)整，終的Avalon總線結(jié)構(gòu)是針對(duì)外設(shè)配置而生成的一個(gè)佳結(jié)構(gòu)。 3．2時(shí)柵信號(hào)相位檢測原理 時(shí)柵采用32對(duì)極結(jié)構(gòu)，因此需要對(duì)信號(hào)進(jìn)行32分頻，才能使測得的時(shí)間差與空間角位移一一對(duì)應(yīng)。感應(yīng)信號(hào)和參考信號(hào)分別從MS_lN和ssjN端輸人CPLln，采樣信號(hào)INT0—0uT由定測頭信號(hào)SS_lN經(jīng)32分頻后反相得到，在脈沖下降沿觸發(fā)Niosll軟核處理器中斷后采集數(shù)據(jù)，脈沖前沿觸發(fā)電路用于獲取代表動(dòng)、定測頭信號(hào)正向過零點(diǎn)時(shí)問差的方波信號(hào)。 時(shí)間差和周期信號(hào)的插補(bǔ)功能。高頻時(shí)鐘脈沖由Ahera提供的PLL(鎖相環(huán))模塊倍頻得到。插入的高頻脈沖個(gè)數(shù)分別由3路計(jì)數(shù)器進(jìn)行計(jì)數(shù)，得到的值分別代表動(dòng)、定測頭信號(hào)正向過零點(diǎn)時(shí)間差△r和2個(gè)用于計(jì)算信號(hào)周期的值f采集到△r和r后．計(jì)算當(dāng)前測量到的角位移大小(單位：角秒)的公式為：日為角位移；”為測頭轉(zhuǎn)速；△r為時(shí)間差；曠為角位移總量；r為信號(hào)周期。 后將位移測量值通過對(duì)外圍器件MAX7219譯碼模式寄存器編程可控制各位為BcD碼顯示，顯示是片內(nèi)動(dòng)態(tài)掃描模式，通過編程可控制數(shù)碼管亮度。 
3．3系統(tǒng)軟件設(shè)計(jì) 通過NoisⅡ軟件完成相關(guān)軟件的設(shè)計(jì)，為實(shí)現(xiàn)參考信號(hào)和感應(yīng)信號(hào)的周期和相位的檢測，計(jì)算周期的信號(hào)一路由參考信號(hào)SSjN經(jīng)32分頻后，再2分頻得到，另外一路則需再加一個(gè)反相器。采用上述2路信號(hào)，以保證每次采樣均能采集到正確的r另由采樣信號(hào)和高頻時(shí)鐘信號(hào)合成一個(gè)鎖存信號(hào)．在采樣信號(hào)到來的同時(shí)將△r值鎖存，后立即產(chǎn)生一個(gè)復(fù)位信號(hào)，將△r計(jì)數(shù)器清零，為下一次采樣做準(zhǔn)備，以滿足采樣的實(shí)時(shí)性要求”。 以上內(nèi)容就是我們?yōu)槟暮唵谓榻B，如果您想了解更多這方面的知識(shí)，或者了解接近傳感器的型號(hào)，歡迎您撥打電話025-66075066聯(lián)系我們，我們將竭誠為您服務(wù)。 |
當(dāng)前位置：
